


## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In the Patent Application of )

YOSHIHIKO IMAMURA )

Serial No. (Not yet assigned) )

Filed: October 19, 1999 )

For: PARALLEL PROCESSOR, PARALLEL )  
PROCESSING METHOD AND STORING MEDIUM )ATTN:  
APPLICATION BRANCHCLAIM TO PRIORITY UNDER 35 U.S.C. 119Assistant Commissioner for Patents  
Washington, D.C. 20231

Sir:

The benefit of the filing date of the following prior applications filed in the following foreign country is hereby requested and the right of priority provided under 35 U.S.C. 119 is hereby claimed:

Japanese Patent Appl. No. P10-302679, filed October 23, 1998

In support of this claim, filed herewith is a certified copy of said original foreign applications.

Respectfully submitted,

Ronald P. Kananen  
Reg. No. 24,104

Dated: October 19, 1999

**RADER, FISHMAN & GRAUER P.L.L.C.**  
1233 20<sup>TH</sup> Street, NW  
Suite 501  
Washington, DC 20036  
202-955-3750-Phone  
202-955-3751 - Fax

599P11754500

日 本 国 特 許 庁

PATENT OFFICE  
JAPANESE GOVERNMENT

JCS25 U.S. PTO  
09/420798  
10/19/99

別紙添付の書類に記載されている事項は下記の出願書類に記載されて  
いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed  
with this Office.

出 願 年 月 日  
Date of Application:

1998年10月23日

出 願 番 号  
Application Number:

平成10年特許願第302679号

出 願 人  
Applicant(s):

ソニー株式会社

CERTIFIED COPY OF  
PRIORITY DOCUMENT

1999年 8月18日

特許庁長官  
Commissioner,  
Patent Office

伴佐山建



出証番号 出証特平11-3057919

【書類名】 特許願

【整理番号】 9800521607

【提出日】 平成10年10月23日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 5/00

【発明の名称】 並列処理装置、並列処理方法および記録媒体

【請求項の数】 22

【発明者】

【住所又は居所】 東京都品川区北品川6丁目7番35号 ソニー株式会社  
内

【氏名】 今村 義彦

【特許出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【代表者】 出井 伸之

【代理人】

【識別番号】 100094053

【弁理士】

【氏名又は名称】 佐藤 隆久

【手数料の表示】

【予納台帳番号】 014890

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9707389

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 並列処理装置、並列処理方法および記録媒体

【特許請求の範囲】

【請求項 1】

プログラムに記述された命令に基づいて相互に並列に処理を行い、相互間で通信可能な複数の処理手段を有する並列処理装置において、

一の前記処理手段は、待機命令を実行したときに前記プログラムに基づいた処理を中断して待機状態になり、他の前記処理手段による待機解除命令の実行に基づいて前記待機状態を解除して前記プログラムに基づいた処理を再開し、

前記他の処理手段は、前記待機解除命令を実行後、処理を中断することなく次の命令を実行する

並列処理装置。

【請求項 2】

前記他の処理手段は、同期待ち命令を実行して同期待ち状態になり、前記一の処理手段による前記同期待ち命令に対応する前記待機命令の実行に基づいて前記同期待ち状態を解除する

請求項 1 に記載の並列処理装置。

【請求項 3】

前記プログラムを記憶する第 1 の記憶手段と、

前記複数の処理手段にそれぞれ対応して設けられ、対応する処理手段で実行されるプログラムを前記第 1 の記憶手段から読み込み、当該読み込んだプログラムに記述された命令を前記処理手段に供給し、前記第 1 の記憶手段に比べてアクセス速度が速い第 2 の記憶手段と

をさらに有し、

前記第 2 の記憶手段は、対応する前記処理手段が前記待機状態であるとき、当該待機状態になる前に当該処理手段に供給していた前記プログラムの記憶を継続する

請求項 1 に記載の並列処理装置。

【請求項 4】

前記第 2 の記憶手段は、対応する前記処理手段がプログラムの終了を示すプログラム終了命令を実行するまで、前記プログラムの記憶を継続する

請求項 3 に記載の並列処理装置。

【請求項 5】

前記処理手段は、前記第 1 の記憶手段に記憶されているプログラムを他の前記処理手段で実行させることを指示するプログラム実行指示命令を実行し、

当該他の処理手段に対応する前記第 2 の記憶手段は、前記プログラム実行指示命令によって実行が指示されたプログラムを前記第 1 の記憶手段から読み込んで記憶する

請求項 1 に記載の並列処理装置。

【請求項 6】

前記処理手段による前記プログラム実行指示命令に基づいて、当該プログラム実行指示命令によって実行が指示されたプログラムを実行させる前記処理手段を決定し、当該プログラム実行指示命令によって実行が指示されたプログラムを前記第 1 の記憶手段から前記決定した処理手段に対応する前記第 2 の記憶手段に読み込むプログラム実行割り付け手段

をさらに有する請求項 5 に記載の並列処理装置。

【請求項 7】

前記プログラム実行指示命令によって実行が指示されたプログラムに記述された前記待機命令に基づいて前記他の処理手段が待機状態になったときに、前記プログラム実行指示命令を実行した前記処理手段が前記同期解除命令を実行する

請求項 5 に記載の並列処理装置。

【請求項 8】

前記プログラム実行指示命令によって実行が指示されたプログラムに記述された前記待機命令に基づいて前記他の処理手段が待機状態になったときに、前記プログラム実行指示命令を実行した前記処理手段以外の前記処理手段が前記同期解除命令を実行する

請求項 5 に記載の並列処理装置。

【請求項 9】

前記複数の処理手段と、  
当該複数の処理手段を接続する共有バスと  
が単体の半導体チップ内に組み込まれている  
請求項 1 に記載の並列処理装置。

【請求項 10】

プログラムに記述された命令に基づいて相互に並列に処理を行い、相互間で通信可能な複数の処理手段を有する並列処理装置において、

一の前記処理手段は、待機命令を実行すると前記プログラムに基づいた処理を中断して待機状態になり、他の前記処理手段による待機解除命令の実行に基づいて前記待機状態を解除して前記プログラムに基づいた処理を再開し、

前記他の処理手段は、前記待機解除命令を実行したときに、前記一の処理手段が前記待機状態になっていない場合に、前記一の処理手段が前記待機状態になるまで同期待ち状態になる

並列処理装置。

【請求項 11】

前記他の処理手段は、前記待機解除命令を実行したときに、前記一の処理手段が前記待機状態になっている場合に、前記待機解除命令を実行後、処理を中断することなく次の命令を実行する

請求項 10 に記載の並列処理装置。

【請求項 12】

前記プログラムを記憶する第 1 の記憶手段と、

前記複数の処理手段にそれぞれ対応して設けられ、対応する処理手段で実行されるプログラムを前記第 1 の記憶手段から読み込み、当該読み込んだプログラムに記述された命令を前記処理手段に供給し、前記第 1 の記憶手段に比べてアクセス速度が速い第 2 の記憶手段と

をさらに有し、

前記第 2 の記憶手段は、対応する前記処理手段が前記待機状態であるとき、当該待機状態になる前に当該処理手段に供給していた前記プログラムの記憶を継続

する

請求項 10 に記載の並列処理装置。

【請求項 13】

前記第 2 の記憶手段は、対応する前記処理手段がプログラムの終了を示すプログラム終了命令を実行するまで、前記プログラムの記憶を継続する

請求項 12 に記載の並列処理装置。

【請求項 14】

プログラムに記述された命令に基づいて相互に並列に処理を行い、相互間で通信可能な複数の処理手段と、

前記プログラムを記憶する第 1 の記憶手段と、

前記複数の処理手段にそれぞれ対応して設けられ、対応する処理手段で実行されるプログラムを前記第 1 の記憶手段から読み込み、当該読み込んだプログラムに記述された命令を前記処理手段に供給し、前記第 1 の記憶手段に比べてアクセス速度が速い第 2 の記憶手段と

を有する並列処理装置において、

前記処理手段は、待機命令を実行したときに前記プログラムに基づいた処理を中断して待機状態になり、他の前記処理手段による待機解除命令の実行に基づいて前記待機状態を解除して前記プログラムに基づいた処理を再開し、

前記第 2 の記憶手段は、対応する前記処理手段が前記待機状態であるとき、当該待機状態になる前に当該処理手段に供給していた前記プログラムの記憶を継続する

並列処理装置。

【請求項 15】

前記第 2 の記憶手段は、対応する前記処理手段がプログラムの終了を示すプログラム終了命令を実行するまで、前記プログラムの記憶を継続する

請求項 14 に記載の並列処理装置。

【請求項 16】

前記処理手段は、前記第 1 の記憶手段に記憶されているプログラムを他の前記処理手段で実行させることを指示するプログラム実行指示命令を実行し、

当該他の処理手段に対応する前記第2の記憶手段は、前記プログラム実行指示命令によって実行が指示されたプログラムを前記第1の記憶手段から読み込んで記憶する

請求項14に記載の並列処理装置。

【請求項17】

前記処理手段による前記プログラム実行指示命令に基づいて、当該プログラム実行指示命令によって実行が指示されたプログラムを実行させる前記処理手段を決定し、当該プログラム実行指示命令によって実行が指示されたプログラムを前記第1の記憶手段から前記決定した処理手段に対応する前記第2の記憶手段に読み込むプログラム実行割り付け手段

をさらに有する請求項16に記載の並列処理装置。

【請求項18】

プログラムに記述された命令に基づいて少なくとも第1の処理および第2の処理を相互に並列に行う並列処理方法において、

前記第1の処理は、待機命令の実行によって前記プログラムに基づいた処理を中断して待機状態になり、第2の処理における待機解除命令の実行に基づいて前記待機状態を解除して前記プログラムに基づいた処理を再開し、

前記第2の処理は、前記待機解除命令を実行後、処理を中断することなく次の命令を実行する

並列処理方法。

【請求項19】

前記第2の処理は、同期待ち命令の実行によって同期待ち状態になり、前記第1の処理における前記同期待ち命令に対応する前記待機命令の実行に基づいて前記同期待ち状態を解除する

請求項18に記載の並列処理方法。

【請求項20】

プログラムに記述された命令に基づいて少なくとも第1の処理および第2の処理を相互に並列に行う並列処理方法において、

前記第1の処理は、待機命令の実行によって前記プログラムに基づいた処理を



中断して待機状態になり、第2の処理における待機解除命令の実行に基づいて前記待機状態を解除して前記プログラムに基づいた処理を再開し、

前記第2の処理は、前記待機解除命令の実行時に、前記第1の処理が前記待機状態になっていない場合に、前記第1の処理が前記待機状態になるまで同期待ち状態になる

並列処理方法。

【請求項 21】

プログラムに記述された命令に基づいて相互に並列に行われる第1の処理および第2の処理の手順をコンピュータで読み取り可能に記録した記録媒体であって

前記第1の処理は、待機命令の実行によって前記プログラムに基づいた処理を中断して待機状態になり、第2の処理における待機解除命令の実行に基づいて前記待機状態を解除して前記プログラムに基づいた処理を再開する処理であり、

前記第2の処理は、前記待機解除命令を実行後、処理を中断することなく次の命令を実行する処理である

記録媒体。

【請求項 22】

プログラムに記述された命令に基づいて相互に並列に行われる第1の処理および第2の処理の手順をコンピュータで読み取り可能に記録した記録媒体であって

前記第1の処理は、待機命令の実行によって前記プログラムに基づいた処理を中断して待機状態になり、第2の処理における待機解除命令の実行に基づいて前記待機状態を解除して前記プログラムに基づいた処理を再開する処理であり、

前記第2の処理は、前記待機解除命令の実行時に、前記第1の処理が前記待機状態になっていない場合に、前記第1の処理が前記待機状態になるまで同期待ち状態になる処理である

記録媒体。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、並列処理装置、並列処理方法および当該方法の手順をコンピュータで読み取り可能に記録した記録媒体に関する。

【0002】

【従来の技術】

例えば、Unix（商標名）などのOS (Operating System) を搭載したシングルプロセッサでは、マルチタスク環境でのプログラムの実行に際してローカルメモリに同時に存在する複数のプログラムの進行を管理する機能が必要であり、当該機能において「プログラム」という言葉を明確な対象概念とするために「プロセス」という概念が用いられている。プロセスは、独立したプログラムの実行単位であり、当該プログラムが独自にアクセスできるメモリ空間（ユーザメモリ空間）をローカルメモリに設定する。また、プログラムの実行はプロセスの起動を意味し、プログラムの終了はプロセスの消滅を意味する。また、プロセスは、他のプロセスを起動および消滅させたり、他のプロセスと通信を行うことができる。

【0003】

ところで、シングルプロセッサでは、CPU (Central Processing Unit) が1個であるため、起動できるプロセスは、任意の時刻で最大1個である。従って、シングルプロセッサでは、独立した複数のプログラムにユーザメモリ空間を同時に割り当て、時分割 (Time Sharing) 方式で当該複数のプログラムを交互に実行して複数のプロセスを交互に起動することで、マルチタスク環境を実現している。

このとき、一のプロセスが起動状態にある場合に、他のプロセスは待機状態になっている。

【0004】

上述したマルチタスク環境下では、複数のプロセス相互間でのメッセージ通信を以下に示すよう行う。

すなわち、シングルプロセッサでは、前述したように、任意の時刻で起動状態

になるプロセスは最大1個であるため、メッセージを送信する一のプロセスが起動状態にあるときには、当該メッセージを受信する他のプロセスは待機状態になっている。従って、メッセージを送信する起動状態のプロセスは、O/Sのカーネル内のプロセス管理タスクを呼び出し、当該メッセージを受信するプロセスが前回待機状態に遷移する直前の起動状態を記憶しているメモリ上のテーブル（通常、スレッドのコンテキストを保存しているテーブル）にメッセージを送信する旨を書き込む。そして、メッセージ受信するプロセスが、次に起動状態に遷移すると、当該テーブルを参照することで、メッセージを受信したことを知り、それに応じた処理を行う。一方、例えば、メッセージを受信するプロセスが当該メッセージの受信を条件に次の処理に進むものであり、起動状態に遷移してテーブルを参照したときにメッセージの受信の事実が無いと判断した場合には、当該プロセスは待機状態になる。そして、当該プロセスは、メッセージの受信を確認した後、起動状態に遷移する。

## 【0005】

一方、例えば共有バスを介して接続された複数のCPUが相互に独立した複数のプログラムを並列に実行するマルチプロセッサでは、通常、1個のCPUにおいて任意の時刻で最大1個のプロセスが起動状態となり、相互に異なるCPU上で複数のプロセスが同時に起動状態となり得る。

そして、プロセス相互間での通信は、ユーザプログラム（アプリケーションプログラム）内に明示された命令コードに基づいて、例えば、送信側のプロセスが共有バスにメッセージを流し、共有バスを監視しているアービタが受信側のプロセスに当該メッセージを通知して行われる。従って、プロセス相互間でメッセージ通信を実現するには、メッセージの送信側のプロセスと受信側のプロセスとの双方が起動状態である必要がある。

このように、通常、マルチプロセッサでは、前述したシングルプロセッサのようなプロセス管理タスクを用いたメッセージ通信は行われていない。すなわち、マルチプロセッサでは、プロセス管理タスクというものが存在しない。

## 【0006】

ところで、マルチプロセッサでは、並列に動作する複数のプロセス相互間で同

期をとる必要がある場合に、上述したメッセージ通信を用いて同期を実現している。

以下、マルチプロセッサにおける従来のプロセス相互間の同期方法について説明する。

まず、一般的なマルチプロセッサの構成について説明する。

図5は、一般的なマルチプロセッサ1の構成図である。

図5に示すように、マルチプロセッサ1は、共有バス17を介して例えば4個のプロセッサエレメント11<sub>1</sub>～11<sub>4</sub>を接続した構成をしている。また、共有バス17には、共有メモリ15およびアービタ16が接続されている。

#### 【0007】

ここで、プロセッサエレメント11<sub>1</sub>は、例えば、図6に示すように、プロセッサコア31およびローカルメモリ32を有し、共有バス17を介して共有メモリ15から読み出したユーザプログラムをローカルメモリ32に記憶し、ローカルメモリ32に記憶しているユーザプログラムの命令コードをプロセッサコア31に順次に供給して実行する。プロセッサエレメント11<sub>2</sub>～11<sub>4</sub>は、例えば、プロセッサエレメント11<sub>1</sub>と同じ構成をしている。

#### 【0008】

また、アービタ16は、プロセッサエレメント11<sub>1</sub>～11<sub>4</sub>の実行状態（処理の負荷など）を監視し、当該実行状態に基づいて、共有メモリ15に記憶されているソフトウェアリソースをハードウェアリソースであるプロセッサエレメント11<sub>1</sub>～11<sub>4</sub>に割り当てる。具体的には、アービタ16は、共有メモリ15に記憶されているユーザプログラムをプロセッサエレメント11<sub>1</sub>～11<sub>4</sub>の図6に示すローカルメモリ32に読み込む。

アービタ16は、例えば、図7に示すように、ユーザプログラムであるメインプログラムPr g\_\_AおよびサブプログラムPr g\_\_B, Pr g\_\_C, Pr g\_\_D, Pr g\_\_Eを、同時刻あるいは異なる時刻に、図7中矢印で示すプロセッサエレメント11<sub>1</sub>～11<sub>4</sub>のローカルメモリ32に読み込む。

#### 【0009】

次に、図5に示すマルチプロセッサ1における従来のプログラム（プロセス）

相互間での同期方法について説明する。

まず、共有メモリ 15 に記憶されているメインプログラム  $\text{Pr g\_A}$  が、アービタ 16 によって、プロセッサエレメント  $11_1$  のローカルメモリ 32 に読み込まれ、図 8 に示すように、メインプログラム  $\text{Pr g\_A}$  に記述された命令コードがプロセッサエレメント  $11_1$  で順次に実行される。

そして、プロセッサエレメント  $11_1$  において、命令コード「 $\text{gen (Pr g\_B)}$ 」が実行されると、その旨を示すメッセージが共有バス 17 を介してアービタ 16 に通知される。そして、アービタ 16 によって、プロセッサエレメント  $11_1 \sim 11_4$  の実行状態に基づいて、共有メモリ 15 に記憶されているサブプログラム  $\text{Pr g\_B}$  が、プロセッサエレメント  $11_2$  のローカルメモリ 32 に読み込まれ、サブプログラム  $\text{Pr g\_B}$  に記述された命令コードがプロセッサエレメント  $11_2$  で順次に実行される。

【0010】

その後、プロセッサエレメント  $11_1$  において、命令コード「 $\text{gen (Pr g\_C)}$ 」が実行されると、その旨を示すメッセージが共有バス 17 を介してアービタ 16 に通知される。そして、アービタ 16 によって、プロセッサエレメント  $11_1 \sim 11_4$  の実行状態に基づいて、共有メモリ 15 に記憶されているサブプログラム  $\text{Pr g\_C}$  が、プロセッサエレメント  $11_3$  のローカルメモリ 32 に読み込まれ、サブプログラム  $\text{Pr g\_C}$  に記述された命令コードがプロセッサエレメント  $11_3$  で順次に実行される。

【0011】

その後、プロセッサエレメント  $11_1$  において、命令コード「 $\text{gen (Pr g\_D)}$ 」が実行されると、その旨を示すメッセージが共有バス 17 を介してアービタ 16 に通知される。そして、アービタ 16 によって、プロセッサエレメント  $11_1 \sim 11_4$  の実行状態に基づいて、共有メモリ 15 に記憶されているサブプログラム  $\text{Pr g\_D}$  が、プロセッサエレメント  $11_4$  のローカルメモリ 32 に読み込まれ、サブプログラム  $\text{Pr g\_D}$  に記述された命令コードがプロセッサエレメント  $11_4$  で順次に実行される。

【0012】

その後、プロセッサエレメント11<sub>1</sub>において、命令コード「wait (Pr g\_D)」が実行されると、プロセッサエレメント11<sub>1</sub>の処理が同期待ち状態になる。

【0013】

その後、プロセッサエレメント11<sub>4</sub>において、サブプログラムPr g\_Dの最後の命令コード「end」が実行されると、サブプログラムPr g\_Dの終了を示すメッセージが、例えばアービタ16を介してプロセッサエレメント11<sub>1</sub>に通知される。これにより、プロセッサエレメント11<sub>1</sub>は、同期待ち状態を解除して、次の命令コードを実行する。

【0014】

その後、プロセッサエレメント11<sub>1</sub>において、命令コード「wait (Pr g\_C)」が実行されると、プロセッサエレメント11<sub>1</sub>の処理が同期待ち状態になる。

【0015】

その後、プロセッサエレメント11<sub>3</sub>において、サブプログラムPr g\_Cの最後の命令コード「end」が実行されると、サブプログラムPr g\_Cの終了を示すメッセージが、例えばアービタ16を介してプロセッサエレメント11<sub>1</sub>に通知される。これにより、プロセッサエレメント11<sub>1</sub>は、同期待ち状態を解除して、次の命令コードを実行する。

【0016】

その後、プロセッサエレメント11<sub>1</sub>において、命令コード「gen (Pr g\_E)」が実行されると、その旨を示すメッセージが共有バス17を介してアービタ16に通知される。そして、アービタ16によって、プロセッサエレメント11<sub>1</sub>～11<sub>4</sub>の実行状態に基づいて、共有メモリ15に記憶されているサブプログラムPr g\_Eが、例えばプロセッサエレメント11<sub>4</sub>のローカルメモリ32に読み込まれ、サブプログラムPr g\_Cに記述された命令コードがプロセッサエレメント11<sub>4</sub>で順次実行される。

【0017】

その後、プロセッサエレメント11<sub>1</sub>において、再び、命令コード「gen (Pr g\_D)」が実行されると、その旨を示すメッセージが共有バス17を介してアービタ16に通知される。そして、アービタ16によって、プロセッサエレメント11<sub>1</sub> ~ 11<sub>4</sub>の実行状態に基づいて、共有メモリ15に記憶されているサブプログラムPr g\_Dが、プロセッサエレメント11<sub>3</sub>のローカルメモリ32に読み込まれ、サブプログラムPr g\_Dに記述された命令コードがプロセッサエレメント11<sub>3</sub>で順次実行される。

【0018】

【発明が解決しようとする課題】

上述したように、従来のマルチプロセッサ1では、異なるプロセッサエレメント上で実行されるプログラム（プロセス）相互間での同期は、一のプロセッサエレメントによる命令コード「wait」の実行で発生した同期待ち状態を、他のプロセッサエレメントにおけるプログラムの実行終了を示す命令コード「end」の実行に基づいて解除するという単純なものである。

すなわち、一のプログラムに基づいたプロセッサエレメントの同期待ち状態は、他のプロセッサエレメントにおけるプログラムの実行が終了しなければ解除できない。従って、異なるプロセッサエレメント上で実行する異なるプログラム相互間で、例えば、プログラムの途中で記述された命令コード相互間で同期をとるなどの多様な形態の同期を実現することができないという問題がある。

【0019】

また、上述した実施形態では、アービタ16は、例えば、プロセッサエレメント11<sub>1</sub>が図8に示すメインプログラムPr g\_Aを実行中に、メインプログラムPr g\_Aによって将来的にどのサブプログラムの呼び出しが行われるかを知ることができない。

そのため、図8に示すように、プロセッサエレメント11<sub>1</sub>における命令コード「gen (Pr g\_D)」の最初の実行時と2回目の実行時とで、アービタ16によって、サブプログラムPr g\_Dが異なるプロセッサエレメント11<sub>3</sub>, 11<sub>4</sub>に割り当てられてしまう可能性がある。この場合には、サブプログラムP

r g\_D が比較的短い時間間隔で実行されるにも係わらず、2 回目の実行時において、共有メモリ 15 からプロセッサエレメント 11<sub>3</sub> にサブプログラム P r g\_D を読み込む必要があり、プロセッサエレメント 11<sub>3</sub> の待ち時間を長引かせている。

このような事態は、図 6 に示すローカルメモリ 32 のメモリ容量と読み込みを行うプログラムの容量とが同じオーダーである場合に特に頻繁に発生し、マルチプロセッサ 1 の性能を大幅に低下させる要因となっている。

#### 【0020】

本発明は上述した従来技術の問題点に鑑みてなされ、並列に実行されるプログラム相互間で、多様な形態の同期をとることができる並列処理装置、並列処理方法および当該方法の手順をコンピュータで読み取り可能に記録した記録媒体を提供することを目的とする。

また、本発明は、プロセッサエレメントのローカルメモリと共有メモリとの間のユーザプログラムの入れ替えに伴うプロセッサエレメントの待ち時間を短縮できる並列処理装置を提供することを目的とする。

#### 【0021】

##### 【課題を解決するための手段】

上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明の第 1 の観点の並列処理装置は、プログラムに記述された命令に基づいて相互に並列に処理を行い、相互間で通信可能な複数の処理手段を有する並列処理装置であって、一の前記処理手段は、待機命令を実行したときに前記プログラムに基づいた処理を中断して待機状態になり、他の前記処理手段による待機解除命令の実行に基づいて前記待機状態を解除して前記プログラムに基づいた処理を再開し、前記他の処理手段は、前記待機解除命令を実行後、処理を中断することなく次の命令を実行する。

#### 【0022】

本発明の第 1 の観点の並列処理装置では、一の処理手段と他の処理手段との間で、双方ともプログラムの実行途中で、プログラム内の待機命令および待機解除命令を用いて、命令レベルで同期がとられる。すなわち、一方のプログラムの実



行終了を伴うことなく、プログラム相互間で同期をとることができる。

【0023】

また、本発明の第1の観点の並列処理装置は、好ましくは、前記他の処理手段は、同期待ち命令を実行して同期待ち状態になり、前記一の処理手段による前記同期待ち命令に対応する前記待機命令の実行に基づいて前記同期待ち状態を解除する。

これにより、前記他の処理手段における前記待機解除命令の実行より前に前記一の処理手段において待機命令が実行されることが回避される。

【0024】

また、本発明の第2の観点の並列処理装置は、プログラムに記述された命令に基づいて相互に並列に処理を行い、相互間で通信可能な複数の処理手段を有する並列処理装置であって、一の前記処理手段は、待機命令を実行すると前記プログラムに基づいた処理を中断して待機状態になり、他の前記処理手段による待機解除命令の実行に基づいて前記待機状態を解除して前記プログラムに基づいた処理を再開し、前記他の処理手段は、前記待機解除命令を実行したときに、前記一の処理手段が前記待機状態になっていない場合に、前記一の処理手段が前記待機状態になるまで同期待ち状態になる。

【0025】

すなわち、本発明の第2の観点の並列処理装置では、前記一の処理手段と前記他の処理手段との間で、プログラム内の待機命令および待機解除命令を用いて、命令レベルで同期がとられる。すなわち、一方のプログラムの実行終了を伴うことなく、プログラム相互間で同期をとることができる。また、前記他の処理手段で処理されるプログラム内に、待機解除命令に対応する同期待ち命令が記述されていなくても、前記一の処理手段が前記待機状態になっていない場合には、前記他の処理手段が前記待機状態になるまで同期待ち状態になる。

【0026】

また、本発明の第3の並列処理装置は、プログラムに記述された命令に基づいて相互に並列に処理を行い、相互間で通信可能な複数の処理手段と、前記プログラムを記憶する第1の記憶手段と、前記複数の処理手段にそれぞれ対応して設け

られ、対応する処理手段で実行されるプログラムを前記第1の記憶手段から読み込み、当該読み込んだプログラムに記述された命令を前記処理手段に供給し、前記第1の記憶手段に比べてアクセス速度が速い第2の記憶手段とを有する並列処理装置であって、前記処理手段は、待機命令を実行したときに前記プログラムに基づいた処理を中断して待機状態になり、他の前記処理手段による待機解除命令の実行に基づいて前記待機状態を解除して前記プログラムに基づいた処理を再開し、前記第2の記憶手段は、対応する前記処理手段が前記待機状態であるとき、当該待機状態になる前に当該処理手段に供給していた前記プログラムを継続して記憶する。

## 【0027】

本発明の第3の観点の並列処理装置では、一の前記処理手段が、待機命令を実行したときに前記プログラムに基づいた処理を中断して待機状態になり、他の前記処理手段による待機解除命令の実行に基づいて前記待機状態を解除して前記プログラムに基づいた処理を再開する場合に、当該一の処理手段に対応する第2の記憶手段には、前記一の処理手段に供給していたプログラムが継続して記憶される。すなわち、当該プログラムの実行を再開する際に、当該プログラムを再び前記第1の記憶手段から前記第2の記憶手段に読み込む必要がない。

## 【0028】

また、本発明の第1の観点の並列処理方法は、プログラムに記述された命令に基づいて少なくとも第1の処理および第2の処理を相互に並列に行う並列処理方法であって、前記第1の処理は、待機命令の実行によって前記プログラムに基づいた処理を中断して待機状態になり、第2の処理における待機解除命令の実行に基づいて前記待機状態を解除して前記プログラムに基づいた処理を再開し、前記第2の処理は、前記待機解除命令を実行後、処理を中断することなく次の命令を実行する。

## 【0029】

また、本発明の第2の観点の並列処理方法は、プログラムに記述された命令に基づいて少なくとも第1の処理および第2の処理を相互に並列に行う並列処理方法であって、前記第1の処理は、待機命令の実行によって前記プログラムに基づ

いた処理を中断して待機状態になり、第2の処理における待機解除命令の実行に基づいて前記待機状態を解除して前記プログラムに基づいた処理を再開し、前記第2の処理は、前記待機解除命令の実行時に、前記第1の処理が前記待機状態になっていない場合に、前記第1の処理が前記待機状態になるまで同期待ち状態になる。

#### 【0030】

また、本発明の第1の観点の記録媒体は、プログラムに記述された命令に基づいて相互に並列に行われる第1の処理および第2の処理の手順をコンピュータで読み取り可能に記録した記録媒体であって、前記第1の処理は、待機命令の実行によって前記プログラムに基づいた処理を中断して待機状態になり、第2の処理における待機解除命令の実行に基づいて前記待機状態を解除して前記プログラムに基づいた処理を再開する処理であり、前記第2の処理は、前記待機解除命令を実行後、処理を中断することなく次の命令を実行する処理である。

#### 【0031】

さらに、本発明の第2の観点の記録媒体は、プログラムに記述された命令に基づいて相互に並列に行われる第1の処理および第2の処理の手順をコンピュータで読み取り可能に記録した記録媒体であって、前記第1の処理は、待機命令の実行によって前記プログラムに基づいた処理を中断して待機状態になり、第2の処理における待機解除命令の実行に基づいて前記待機状態を解除して前記プログラムに基づいた処理を再開する処理であり、前記第2の処理は、前記待機解除命令の実行時に、前記第1の処理が前記待機状態になっていない場合に、前記第1の処理が前記待機状態になるまで同期待ち状態になる処理である。

#### 【0032】

##### 【発明の実施の形態】

以下、本発明の実施形態に係わるマルチプロセッサについて説明する。

##### 第1実施形態

図1は、本実施形態のマルチプロセッサ51の構成図である。

図1に示すように、マルチプロセッサ51は、例えば、共有バス17、処理手段および第2の記憶手段としてのプロセッサエレメント61<sub>1</sub>～61<sub>4</sub>、第1の

記憶手段としての共有メモリ 65 およびプログラム割り付け手段としてのアービタ 66 を有する。

マルチプロセッサ 51 は、例えば、共有バス 17 を介して、プロセッサエレメント  $61_1 \sim 61_4$ 、共有メモリ 65 およびアービタ 66 を相互に接続したバス結合のアーキテクチャを採用しており、これらの構成要素が単体の半導体チップ内に組み込まれている。

### 【0033】

#### 〔構成要素の概要〕

まず、マルチプロセッサ 51 と前述した図 5 に示すマルチプロセッサ 1 との共通点および相違点について説明する。

共有バス 17 は、前述した図 5 に示す従来のマルチプロセッサ 1 の共有バス 17 と同じである。

また、プロセッサエレメント  $61_1 \sim 61_4$  は、前述した図 5 に示すプロセッサエレメント  $11_1 \sim 11_4$  と比べて、図 6 に示すようにプロセッサコア 31 およびローカルメモリ 32 を有するというハードウェア構成は同じであるが、前述した従来のマルチプロセッサ 1 では用意されていないプログラム（プロセス）相互間の同期確立のための新たな命令コードを実行するため、当該命令コードの実行に伴う動作が異なる。

また、共有メモリ 65 は、図 5 に示す共有メモリ 15 と比べて、ハードウェア構成は同じであるが、記憶しているユーザプログラムの内容が異なる。

さらに、アービタ 56 は、プロセッサエレメント  $51_1 \sim 51_4$  の実行状態（処理の負荷など）を監視し、当該実行状態に基づいて、共有メモリ 55 に記憶されているソフトウェアリソースをハードウェアリソースであるプロセッサエレメント  $51_1 \sim 51_4$  に割り当てる点は、図 5 に示すアービタ 16 と同様である。但し、アービタ 56 は、プロセッサエレメント  $61_1 \sim 61_4$  において前述した新たな命令コードが実行されたときに、図 5 に示すアービタ 16 とは異なる種々の同期確立のための処理およびプロセッサエレメント  $61_1 \sim 61_4$  へのユーザプログラムの割り当て処理を行う。

## 【0034】

## 〔命令コード〕

マルチプロセッサ51は、以下に示す命令コードを採用している。

具体的には、マルチプロセッサ51は、命令コードとして、プログラム実行指示命令としての「gen (ユーザプログラム名)」、同期待ち命令としての「wait (ユーザプログラム名)」、待機解除命令としての「cont (ユーザプログラム名)」、待機命令としての「sleep」およびプログラム終了命令としての「end」を有する。なお、マルチプロセッサ51は、その他にも、例えば、汎用のマルチプロセッサにおいて用意している種々の命令コードを有する。

ここで、命令コード「gen (ユーザプログラム名)」、「wait (ユーザプログラム名)」および「end」は前述した図5に示すマルチプロセッサ1が採用している同一名の命令コードと同じであり、命令コード「cont (ユーザプログラム名)」および「sleep」はマルチプロセッサ51が独自に採用している命令コードである。

なお、命令コード「gen (ユーザプログラム名)」、「wait (ユーザプログラム名)」および「cont (ユーザプログラム名)」は、ユーザプログラム名を引数としている。なお、引数の数は任意である。

## 【0035】

命令コード「gen (ユーザプログラム名)」は、他のプロセッサエレメント51<sub>1</sub>～51<sub>4</sub>に、引数「ユーザプログラム名」で指定したユーザプログラムの実行を開始することを指示する命令コードである。

命令コード「wait (ユーザプログラム名)」は、引数「ユーザプログラム名」で指定したユーザプログラムが、命令コード「sleep」あるいは「end」を実行するまで、同期待ちを行うことを指示する命令コードである。

命令コード「cont (ユーザプログラム名)」は、他のプロセッサエレメント51<sub>1</sub>～51<sub>4</sub>で実行されている引数「ユーザプログラム名」で指定されたユーザプログラムが待機状態になっているときに、当該待機状態を解除することを指示する命令コードである。

命令コード「sleep」は、ユーザプログラムの実行を一時的に停止して待

機状態となる命令コードである。

命令コード「end」は、ユーザプログラムの実行を終了する命令コードである。

【0036】

なお、上述した命令コードは、プログラマがユーザプログラム作成時に、ユーザプログラム内に明示して記述してもよいし、コンパイラが必要に応じて自動的に挿入してもよい。

【0037】

〔各構成要素の詳細〕

プロセッサエレメント61<sub>1</sub>は、図5に示すように、処理手段としてのプロセッサコア31および第2の記憶手段としてのローカルメモリ32を有する。

なお、本実施形態では、プロセッサエレメント61<sub>1</sub>～61<sub>4</sub>が相互に同じ構成である場合を例示するが、本発明では、プロセッサエレメント61<sub>1</sub>～61<sub>4</sub>は同じ構成をしている必要はなく、例えば、プロセッサコア31の実行速度やローカルメモリ32の記憶容量などが異なってもよい。

【0038】

ローカルメモリ32は、共有バス17を介して共有メモリ15から読み出されたユーザプログラムを記憶する。

【0039】

プロセッサコア31は、ローカルメモリ32に記憶されているユーザプログラムの命令コードを順次読み出して実行する。

また、プロセッサコア31は、命令コード「gen（ユーザプログラム名）」を実行すると、引数「ユーザプログラム名」によって特定されるユーザプログラムの実行指示を、図1に示す共有バス17を介してアービタ66に出力する。

また、プロセッサコア31は、命令コード「wait（ユーザプログラム名）」を実行すると、同期待ち状態となり、図1に共有バス17を介してアービタ66から、引数「ユーザプログラム名」によって特定されたユーザプログラムの命令コード「end」あるいは「sleep」が実行されたことを示す通知を入力すると、同期待ち状態を解除して次の命令コードを実行する。

## 【0040】

また、プロセッサコア31は、命令コード「cont (ユーザプログラム名)」を実行すると、引数「ユーザプログラム名」によって特定されるユーザプログラムの実行の待機状態を解除する指示を共有バス17を介してアービタ66に出力し、処理を中断することなく次の命令コードを実行する。

また、プロセッサコア31は、命令コード「sleep」を実行すると、当該命令コードを実行したことを共有バス17を介してアービタ66に通知すると共に、待機状態となり、その後、共有バス17を介してアービタ66から待機状態を解除する指示を入力したときに待機状態を解除して次の命令コードを実行する。

また、プロセッサコア31は、命令コード「end」を実行すると、当該命令コードを実行したことを共有バス17を介してアービタ66に通知すると共に、プログラムの実行を終了する。

## 【0041】

共有メモリ65は、前述したような命令コード「gen (ユーザプログラム名)」、「wait (ユーザプログラム名)」、「cont (ユーザプログラム名)」、「sleep」および「end」を含む種々の命令コードを記述した例えばユーザプログラムPrg\_\_a, Prg\_\_b, Prg\_\_c, Prg\_\_d, Prg\_\_eを記憶している。

## 【0042】

アービタ66は、共有バス17を介してプロセッサエレメント61<sub>1</sub>～61<sub>4</sub>から、ユーザプログラムの実行指示を入力すると、当該実行指示によって特定されるユーザプログラムを、共有メモリ65から、プロセッサエレメント61<sub>1</sub>～61<sub>4</sub>の実行状態に基づいて例えば負荷が最も小さいプロセッサエレメント61<sub>1</sub>～61<sub>4</sub>のローカルメモリ32に読み込む。

また、アービタ66は、ユーザプログラムの実行の待機状態を解除する指示を入力すると、当該指示によって特定されるユーザプログラムを実行しているプロセッサエレメント61<sub>1</sub>～61<sub>4</sub>に、共有バス17を介して、待機状態の解除を示す指示を出力する。

【0043】

また、アービタ66は、命令コード「sleep」および「end」を実行したことを示す通知をプロセッサエレメント61<sub>1</sub>～61<sub>4</sub>から入力すると、当該命令コードを含むプログラムの実行指示を出力したプロセッサエレメント61<sub>1</sub>～61<sub>4</sub>に、当該通知を入力したことを通知する。

【0044】

以下、図1に示すマルチプロセッサ51のプロセッサエレメント61<sub>1</sub>～61<sub>4</sub>におけるユーザプログラムの実行過程を追いながら、マルチプロセッサ51の動作を説明する。

ここでは、図2に示すように、プロセッサエレメント61<sub>1</sub>、61<sub>2</sub>、61<sub>3</sub>、61<sub>4</sub>において、ユーザプログラムPrg\_\_a、Prg\_\_b、Prg\_\_c、Prg\_\_d、Prg\_\_eが実行される場合を例示する。

なお、ユーザプログラムPrg\_\_a、Prg\_\_b、Prg\_\_c、Prg\_\_d、Prg\_\_eは、例えば、磁気ディスク、磁気テープ、光ディスクおよび光磁気ディスクなどのコンピュータによって読み取り可能な記録媒体から図1に示す共有バス17に読み込まれている。

【0045】

まず、アービタ66によって、共有メモリ65からプロセッサエレメント61<sub>1</sub>のローカルメモリ32に、図2に示すユーザプログラムPrg\_\_aが読み込まれる。

そして、プロセッサエレメント61<sub>1</sub>のプロセッサコア31において、ユーザプログラムPrg\_\_aに記述された命令コードが順次実行される。

具体的には、プロセッサエレメント61<sub>1</sub>のプロセッサコア31において、まず、命令コード「gen(Prg\_\_b)」が実行され、当該命令コードの引数で特定されるユーザプログラムPrg\_\_bの実行指示が、図1に示す共有バス17を介してアービタ66に出力される。

そして、アービタ66によって、共有メモリ65から共有バス17を介してプロセッサエレメント61<sub>2</sub>のローカルメモリ32に、ユーザプログラムPrg\_\_bが読み込まれる。その後、プロセッサエレメント61<sub>2</sub>において、ローカルメ



メモリ 32 に記憶されたユーザプログラム  $Prg\_b$  に記述された命令コードが順次に読み出されて実行される。

【0046】

次に、プロセッサエレメント  $61_1$  のプロセッサコア 31 において、命令コード「 $gen(Prg\_c)$ 」および「 $gen(Prg\_d)$ 」が順次に実行され、前述した命令コード「 $gen(Prg\_a)$ 」の場合と同様の処理を経て、プロセッサエレメント  $61_3$  および  $61_4$  のプロセッサコア 31 において、ユーザプログラム  $Prg\_c$  および  $Prg\_d$  の実行がそれぞれ開始する。

【0047】

次に、プロセッサエレメント  $61_1$  のプロセッサコア 31 において、命令コード「 $wait(Prg\_d)$ 」が実行され、同期待ち状態となる。

【0048】

その後、プロセッサエレメント  $61_4$  において、ユーザプログラム  $Prg\_d$  に記述された命令コード「 $sleep$ 」が実行され、プロセッサエレメント  $61_4$  が待機状態になる。

また、プロセッサエレメント  $61_4$  において命令コード「 $sleep$ 」が実行されたことが、共有バス 17 を介してアービタ 66 に通知される。そして、アービタ 66 に当該通知が入力されると、ユーザプログラム  $Prg\_d$  の実行指示を出力したプロセッサエレメント  $61_1$  に、当該通知を入力したことがアービタ 66 から通知される。

そして、プロセッサエレメント  $61_1$  がアービタ 66 から当該通知を入力すると、同期待ち状態が解除され、プロセッサエレメント  $61_1$  において次の命令コードが実行される。

【0049】

次に、プロセッサエレメント  $61_1$  のプロセッサコア 31 において、命令コード「 $wait(Prg\_c)$ 」が実行され、同期待ち状態となる。

【0050】

その後、プロセッサエレメント  $61_3$  において、ユーザプログラム  $Prg\_c$  の最後に記述された命令コード「 $end$ 」が実行され、プロセッサエレメント 6

1<sub>3</sub> におけるユーザプログラム P r g \_ c の実行が終了する。

また、プロセッサエレメント 6 1<sub>3</sub> において命令コード「e n d」が実行されたことが、共有バス 1 7 を介してアービタ 6 6 に通知される。

そして、アービタ 6 6 に当該通知が入力されると、ユーザプログラム P r g \_ c の実行指示を出力したプロセッサエレメント 6 1<sub>1</sub> に、当該通知を入力したことがアービタ 6 6 から通知される。

そして、プロセッサエレメント 6 1<sub>1</sub> がアービタ 6 6 から当該通知を入力すると、同期待ち状態が解除され、プロセッサエレメント 6 1<sub>1</sub> において次の命令コードが実行される。

なお、アービタ 6 6 は、前述したように、プロセッサエレメント 6 1<sub>3</sub> において命令コード「e n d」が実行されたことを示す通知を入力すると、その後、プロセッサエレメント 6 1<sub>3</sub> の負荷はなくなったと判断し、プロセッサエレメント 6 1<sub>3</sub> のローカルメモリ 3 2 を開放する。

【0051】

次に、プロセッサエレメント 6 1<sub>1</sub> のプロセッサコア 3 1 において、命令コード「g e n ( P r g \_ e )」が実行され、前述した命令コード「g e n ( P r g \_ a )」の場合と同様の処理を経て、前述したように開放されたプロセッサエレメント 6 1<sub>3</sub> のローカルメモリ 3 2 にユーザプログラム P r g \_ e が読み込まれ、プロセッサエレメント 6 1<sub>3</sub> のプロセッサコア 3 1 においてユーザプログラム P r g \_ e が実行される。

【0052】

次に、プロセッサエレメント 6 1<sub>1</sub> において、命令コード「c o n t ( P r g \_ d )」が実行され、ユーザプログラム P r g \_ d の実行の待機状態を解除する指示が、共有バス 1 7 を介してアービタ 6 6 に出力される。そして、アービタ 6 6 によって、ユーザプログラム P r g \_ d を実行しているプロセッサエレメント 6 1<sub>4</sub> に、共有バス 1 7 を介して、待機状態の解除を示す指示が出力される。

そして、プロセッサエレメント 6 1<sub>4</sub> がアービタ 6 6 から当該指示を入力すると、待機状態が解除され、プロセッサエレメント 6 1<sub>4</sub> において次の命令コードが実行される。

なお、プロセッサエレメント 61<sub>1</sub> では、命令コード「cont (Pr g\_\_d)」の実行後に、処理を中断することなく、次の命令コードが実行される。

【0053】

次に、プロセッサエレメント 61<sub>1</sub> のプロセッサコア 31において、命令コード「wait (Pr g\_\_d)」が実行され、同期待ち状態となる。

【0054】

その後、プロセッサエレメント 61<sub>4</sub> において、ユーザプログラム Pr g\_\_d の最後に記述された命令コード「end」が実行され、プロセッサエレメント 61<sub>4</sub> におけるユーザプログラム Pr g\_\_d の実行が終了する。

また、プロセッサエレメント 61<sub>4</sub> において命令コード「end」が実行されたことが、共有バス 17を介してアービタ 66に通知される。そして、アービタ 66に当該通知が入力されると、ユーザプログラム Pr g\_\_d の実行指示を出力したプロセッサエレメント 61<sub>1</sub> に、当該通知を入力したことがアービタ 66から通知される。

そして、プロセッサエレメント 61<sub>1</sub> がアービタ 66から当該通知を入力すると、同期待ち状態が解除され、プロセッサエレメント 61<sub>1</sub> において次の命令コードが実行される。

なお、アービタ 66は、前述したように、プロセッサエレメント 61<sub>4</sub> において命令コード「end」が実行されたことを示す通知を入力すると、その後、プロセッサエレメント 61<sub>4</sub> の負荷はなくなったと判断し、プロセッサエレメント 61<sub>4</sub> のローカルメモリ 32を開放する。

【0055】

次に、プロセッサエレメント 61<sub>1</sub> のプロセッサコア 31において、命令コード「wait (Pr g\_\_e)」が実行され、同期待ち状態となる。

【0056】

その後、プロセッサエレメント 61<sub>3</sub> において、ユーザプログラム Pr g\_\_e の最後に記述された命令コード「end」が実行され、プロセッサエレメント 61<sub>3</sub> におけるユーザプログラム Pr g\_\_e の実行が終了する。

また、プロセッサエレメント 61<sub>3</sub> において命令コード「end」が実行され

たことが、共有バス17を介してアービタ66に通知される。そして、アービタ66に当該通知が入力されると、ユーザプログラムPrg\_\_eの実行指示を出力したプロセッサエレメント61<sub>1</sub>に、当該通知を入力したことがアービタ66から通知される。

そして、プロセッサエレメント61<sub>1</sub>がアービタ66から当該通知を入力すると、同期待ち状態が解除され、プロセッサエレメント61<sub>1</sub>において次の命令コードが実行される。

なお、アービタ66は、前述したように、プロセッサエレメント61<sub>3</sub>において命令コード「end」が実行されたことを示す通知を入力すると、その後、プロセッサエレメント61<sub>3</sub>の負荷はなくなったと判断し、プロセッサエレメント61<sub>3</sub>のローカルメモリ32を開放する。

#### 【0057】

以上説明したように、マルチプロセッサ51によれば、プログラムの終了を示す命令コード「end」の他に、プログラムの実行の待機状態を指示する命令コード「sleep」と、当該待機状態を解除する命令コード「cont」とを用いることで、異なるプロセッサエレメント61<sub>1</sub>～61<sub>4</sub>上で実行されているプログラムの命令コード相互間で同期をとることができる。そのため、マルチプロセッサ51によれば、命令コード相互間で同期とる記述を含むプログラムに基づいた多様な処理を行うことが可能になる。

すなわち、従来のマルチプロセッサ1のように、命令コード「end」によるユーザプログラムの実行終了を伴わずに、ユーザプログラム相互間で同期をとることが可能になる。

#### 【0058】

また、マルチプロセッサ51によれば、図2に示すように、ユーザプログラムPrg\_\_aにおいて、命令コード「cont(Prg\_\_d)」の記述の前に、命令コード「wait(Prg\_\_d)」が記述されているため、ユーザプログラムPrg\_\_dの命令コード「sleep」の実行前に、ユーザプログラムPrg\_\_aの命令コード「cont(Prg\_\_d)」が実行されてしまうことを回避できる。これにより、命令コード「sleep」によるプロセッサエレメント61<sub>4</sub>

の待機状態が、プロセッサエレメント61<sub>1</sub>における命令コード「cont.(Pr g\_\_d)」の実行によって確実に解除される。

【0059】

また、マルチプロセッサ51によれば、命令コード「sleep」が実行された場合に、当該命令コード「sleep」を実行したことを示す通知をアービタ66が入力することで、当該命令コード「sleep」を実行したプロセッサエレメント61<sub>1</sub>～61<sub>4</sub>において当該命令コード「sleep」を含むユーザプログラムの実行が将来再び再開されることをアービタ66が知ることができる。そのため、アービタ66によって、当該ユーザプログラムが他のユーザプログラムと入れ替えられてしまうことを回避することが可能になり、ユーザプログラムの読み込み動作の回数を削減して処理時間の短縮が図れる。

具体的には、図2に示す例において、共有メモリ65からプロセッサエレメント61<sub>4</sub>のローカルメモリ32に、ユーザプログラムPr g\_\_dを1回のみ読み込めばよく、ユーザプログラムPr g\_\_dの読み込みによるプロセッサエレメント61<sub>4</sub>の待ち時間を短くできる。また、ユーザプログラムPr g\_\_dの実行を再開するときには、プロセッサエレメント61<sub>1</sub>における命令コード「cont.(Pr g\_\_d)」の実行によって、その旨がプロセッサエレメント61<sub>4</sub>に瞬時に通知されることから、高速な応答が要求されるリアルタイム性が問われるユーザプログラムを実行する場合には特に有効である。

すなわち、図8を用いて前述したような、プロセッサエレメント11<sub>1</sub>における命令コード「gen(Pr g\_\_D)」の2回目の実行時に、ユーザプログラムPr g\_\_Dを再びローカルメモリ32に読み込むという無駄な動作の発生を回避できる。

【0060】

上述したような共有メモリ65からローカルメモリ32へのユーザプログラムの無駄な読み込みを回避することによる効果は、ローカルメモリ32のメモリ容量と読み込みを行うユーザプログラムの容量とが同じオーダーである場合に特に顕著である。

【0061】

第2実施形態

本実施形態のマルチプロセッサは、基本的には、前述した第1実施形態のマルチプロセッサ51と同じであるが、上述した命令コード「cont」の代わりに、待機解除命令として以下に示す命令コード「cont\_a」を用いる点がマルチプロセッサ51とは異なる。

すなわち、前述した第1実施形態の命令コード「cont」は、一のプロセッサエレメントにおける命令コード「cont」の実行が、他のプロセッサエレメントにおける当該命令コード「cont」に対応する命令コード「sleep」の実行よりも遅いと当該命令コード「sleep」による当該他のプロセッサエレメントの待機状態を解除できない。このような事態を回避するために、第1実施形態では、例えば、図2に示すように、ユーザプログラムPr g\_aには、命令コード「cont (Pr g\_d)」の記述より前に、ユーザプログラムPr g\_dの命令コード「sleep」の実行によって同期待ちが解除される命令コード「wait (Pr g\_d)」を記述する必要があった。

【0062】

本実施形態では、第1実施形態の命令コード「cont」の代わりに、新たな命令コード「cont\_a」を用いて、それ以前に命令コード「wait」を記述することを不要にしている。

命令コード「cont\_a」は、命令コード「cont」と同様に、引数としてユーザプログラム名を指定する。すなわち、命令フォーマットは「cont\_a (ユーザプログラム名)」となる。

また、図1に示すプロセッサエレメント61<sub>1</sub>～61<sub>4</sub>のプロセッサコア31は、命令コード「cont\_a (ユーザプログラム名)」を実行すると、引数「ユーザプログラム名」によって特定されるユーザプログラムの実行の待機状態を解除する指示を図1に示す共有バス17を介してアービタ66に出力する。

プロセッサコア31は、命令コード「cont\_a (ユーザプログラム名)」を実行すると、その後、処理を中断することなく、次の命令コードを実行する。

また、プロセッサエレメント61<sub>1</sub>～61<sub>4</sub>は、アービタ66から逆同期待ち

指示を入力すると、その後、アービタ 66 から逆同期待ち状態を解除する指示を入力するまで逆同期待ち状態となる。

### 【0063】

アービタ 66 は、ユーザプログラムの実行の待機状態を解除する指示を入力すると、当該ユーザプログラムが待機状態である否かを判断し、待機状態であると判断した場合に、当該待機状態のユーザプログラムが割り当てられたプロセッサエレメント 61<sub>1</sub> ~ 61<sub>4</sub> に、共有バス 17 を介して、待機状態の解除を示す指示を出力する。

一方、アービタ 66 は、上記判断において、当該ユーザプログラムが待機状態ではないと判断した場合には、ユーザプログラムの実行の待機状態を解除する指示を出力したプロセッサエレメント 61<sub>1</sub> ~ 61<sub>4</sub> に逆同期待ち指示を出力する。その後、アービタ 66 は、当該ユーザプログラムから、命令コード「sleep」を実行したことの通知を受けると、上記逆同期待ち状態となっているプロセッサエレメント 61<sub>1</sub> ~ 61<sub>4</sub> に、逆同期待ち解除を示す指示を出力すると共に、当該命令コード「sleep」を実行したプロセッサエレメント 61<sub>1</sub> ~ 61<sub>4</sub> に、共有バス 17 を介して待機状態を解除する指示を出力する。

### 【0064】

以下、図 1 に示すプロセッサエレメント 61<sub>1</sub> ~ 61<sub>4</sub> におけるユーザプログラムの実行過程を追いながら、本実施形態のマルチプロセッサの動作を説明する。

ここでは、図 3 に示すように、図 1 に示すプロセッサエレメント 61<sub>1</sub>, 61<sub>2</sub>, 61<sub>3</sub>, 61<sub>4</sub> において、ユーザプログラム Prg\_\_a a, Prg\_\_b, Prg\_\_c, Prg\_\_d, Prg\_\_e が実行される場合を例示する。

図 3 に示すユーザプログラム Prg\_\_a a は、図 2 に示す命令コード「cont (Prg\_\_d)」およびその前の命令コード「wait (Prg\_\_d)」の代わりに命令コード「cont\_\_a (Prg\_\_d)」を記述している点が前述したユーザプログラム Prg\_\_a とは異なる。また、図 3 に示すユーザプログラム Prg\_\_b, Prg\_\_c, Prg\_\_d, Prg\_\_e は、それぞれ図 2 に示すユーザプログラム Prg\_\_b, Prg\_\_c, Prg\_\_d, Prg\_\_e と同じである。

【0065】

先ず、図3に示すように、プロセッサエレメント61<sub>1</sub>において、ユーザプログラムPrg\_\_aaに記述された命令コード「gen(Prg\_\_b)」、「gen(Prg\_\_c)」、「gen(Prg\_\_d)」、「wait(Prg\_\_c)」が順に実行される。

これらの処理は、図2を用いて前述した同一名の命令コードの処理と同じである。

【0066】

そして、命令コード「wait(Prg\_\_c)」による同期待ち状態が解除されると、プロセッサエレメント61<sub>1</sub>のプロセッサコア31において、命令コード「cont\_\_a(Prg\_\_d)」が実行される。

これにより、ユーザプログラムPrg\_\_dの実行の待機状態を解除する指示が、図1に示す共有バス17を介してプロセッサエレメント61<sub>1</sub>からアービタ66に出力される。

そして、アービタ66において、プロセッサエレメント61<sub>4</sub>で実行されているユーザプログラムPrg\_\_dが待機状態である否かが判断され、この場合には、待機状態となっていないので、プロセッサエレメント61<sub>1</sub>に逆同期待ち指示が出力される。

そして、当該逆同期待ち指示を入力したプロセッサエレメント61<sub>1</sub>は、逆同期待ち状態となる。

その後、プロセッサエレメント61<sub>4</sub>において、ユーザプログラムPrg\_\_dの命令コード「sleep」が実行され、当該命令コード「sleep」を実行したことを示す通知が、共有バス17を介してプロセッサエレメント61<sub>4</sub>からアービタ66に出力される。そして、当該通知に基づいて、共有バス17を介してアービタ66からプロセッサエレメント61<sub>1</sub>に、逆同期待ち状態を解除する指示が出力され、プロセッサエレメント61<sub>1</sub>の逆同期待ちが解除される。

次に、プロセッサエレメント61<sub>1</sub>において、ユーザプログラムPrg\_\_aaの命令コード「gen(Prg\_\_e)」、「wait(Prg\_\_d)」、「wait(Prg\_\_e)」が実行される。当該実行による処理は、図2を用いて前述



した場合と同じである。

【0067】

なお、例えば、図4に示すように、プロセッサエレメント61<sub>4</sub>における命令コード「sleep」が、プロセッサエレメント61<sub>1</sub>における「cont\_\_a (Pr g\_\_d)」の実行より早いタイミングで行われた場合には、プロセッサエレメント61<sub>4</sub>は、命令コード「sleep」を実行してから待機状態となり、プロセッサエレメント61<sub>1</sub>における命令コード「cont\_\_a (Pr g\_\_d)」の実行に基づいた待機解除指示をアービタ66から入力したときに、当該待機状態を解除する。

【0068】

以上説明したように、本実施形態のマルチプロセッサによれば、上述したような命令コード「cont\_\_a」を用いることで、例えば、図2に示す第1実施形態のように、命令コード「cont」の記述より前に命令コード「sleep」の実行によって同期待ちが解除される命令コード「wait」を記述する必要がない。すなわち、例えば、図2に示す場合に、ユーザプログラムPr g\_\_dの命令コード「sleep」の実行が、命令コード「cont\_\_a (Pr g\_\_d)」より前のタイミングで実行された場合でも、プロセッサエレメント61<sub>1</sub>が逆同期待ちになり、ユーザプログラムPr g\_\_a aとPr g\_\_dとの間の同期が保証される。

そのため、プログラマはユーザプログラムPr g\_\_dの命令コード「sleep」の実行タイミングを意識せずにユーザプログラムPr g\_\_a aを記述でき、プログラマの負担を軽減できる。

【0069】

本発明は上述した実施形態には限定されない。

例えば、上述した実施形態では、プロセッサエレメント61<sub>1</sub>～61<sub>2</sub>が、命令コード「cont」および「cont\_\_a」の実行に応じて出力した待機状態を解除する指示を、アービタ66を介して、待機状態のユーザプログラムを実行しているプロセッサエレメント61<sub>1</sub>～61<sub>4</sub>に出力する場合を例示したが、待機状態のユーザプログラムを実行しているプロセッサエレメント61<sub>1</sub>～61<sub>4</sub>

が共有バス 17 を監視し、待機状態を解除する指示をアービタ 66 を介さずに入力するようにしてもよい。

また、同様に、プロセッサエレメント 61<sub>1</sub> ~ 61<sub>4</sub> から出力された命令コード「sleep」および「end」を実行したことを示す通知を、アービタ 66 を介さずに、共有バス 17 を監視している対応するプロセッサエレメント 61<sub>1</sub> ~ 61<sub>4</sub> が直接入力するようにしてもよい。

#### 【0070】

また、上述した実施形態では、ユーザプログラム Prg\_a, Prg\_aa のみに、命令コード「gen」, 「cont」および「cont\_a」が記述されている場合を例示したが、これらの命令コードはユーザプログラム Prg\_b, Prg\_c, Prg\_d にも記述されていてもよい。

また、複数のユーザプログラムに、命令コード「sleep」が記述されていてもよい。

#### 【0071】

また、上述した実施形態では、4 個の同一構成のプロセッサエレメントを有するマルチプロセッサを例示したが、プロセッサエレメントの数は 2 以上であれば任意であり、複数のプロセッサエレメントの構成が異なってもよい。

#### 【0072】

また、上述した実施形態では、図 1 に示す構成要素が同一半導体チップ内に組み込まれている場合を例示したが、本発明は、例えば、図 1 に示すプロセッサエレメント 61<sub>1</sub> ~ 61<sub>4</sub> が、ネットワークを介して接続された相互に異なるコンピュータ内にそれぞれ組み込まれた分散処理システムにも適用できる。

#### 【0073】

##### 【発明の効果】

以上説明したように、本発明の並列処理装置によれば、複数の処理手段で並列に実行されるプログラム相互間で、多様な形態の同期をとることができる。

また、本発明の並列処理方法および記録媒体によれば、並列に行われる複数の処理の相互間で、多様な形態の同期をとることができる。

また、本発明の並列処理装置によれば、処理手段が待機命令を実行することで

、当該処理手段に対応する第2の記憶手段への第1の記憶手段からのプログラムの読み込みを制御でき、第1の記憶手段から第2の記憶手段へのプログラムの読み込み動作の回数を削減し、処理手段の待ち時間を短縮できる。

【図面の簡単な説明】

【図1】

図1は、本発明の第1実施形態のマルチプロセッサの構成図である。

【図2】

図2は、図1に示す本発明の第1実施形態のマルチプロセッサの動作を説明するための図である。

【図3】

図3は、本発明の第2実施形態のマルチプロセッサの動作を説明するための図である。

【図4】

図3は、本発明の第2実施形態のマルチプロセッサのその他の動作を説明するための図である。

【図5】

図5は、一般的なマルチプロセッサの構成図である。

【図6】

図6は、図1および図5に示すプロセッサエレメントの内部構成図である。

【図7】

図7は、図5に示すマルチプロセッサの各プロセッサエレメントへのプログラムの割り付けを説明するための図である。

【図8】


図8は、図5に示す一般的なマルチプロセッサの動作を説明するための図である。

【符号の説明】


17…共有バス、31…プロセッサコア、32…ローカルメモリ、51…マルチプロセッサ、61<sub>1</sub>～61<sub>4</sub>…プロセッサエレメント、65…共有メモリ、66…アービタ

【書類名】 図面

【図 1】




【図 2】  
プログラムの  
流れ




「sleep」: 待機命令  
 「cont」: 待機解除命令  
 「wait」: 同期待ち命令  
 「gen」: プログラム実行指示命令  
 「end」: プログラム終了命令

【図 3】




「cont\_a」: 待機解除命令

【図4】




【図 5】







【図 6】



【図 7】



【図 8】



[end]: プログラム終了命令

【書類名】 要約書

【要約】

【課題】 並列に実行されるプログラム相互間で、多様な形態の同期をとることができる並列処理装置を提供する。

【解決手段】 プロセッサエレメント 61<sub>4</sub> は、ユーザプログラム Prg\_\_d において待機命令「sleep」を実行したときに処理を中断して待機状態になり、プロセッサエレメント 61<sub>1</sub> による待機解除命令「cont (Prg\_\_d)」の実行に基づいて前記待機状態を解除して処理を再開し、プロセッサエレメント 61<sub>1</sub> は、待機解除命令「cont (Prg\_\_d)」を実行後、処理を中断することなく次の命令を実行する

【選択図】 図 2

【書類名】 職権訂正データ  
【訂正書類】 特許願

<認定情報・付加情報>

【特許出願人】  
    【識別番号】 000002185  
    【住所又は居所】 東京都品川区北品川6丁目7番35号  
    【氏名又は名称】 ソニー株式会社  
【代理人】 申請人  
    【識別番号】 100094053  
    【住所又は居所】 東京都台東区柳橋2丁目4番2号 創進国際特許事務所  
    【氏名又は名称】 佐藤 隆久

出 願 人 履 歴 情 報

識別番号 [000002185]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都品川区北品川6丁目7番35号

氏 名 ソニー株式会社